Universidad de Antioquia – Facultad de Ingeniería
Departamento de Ingeniería Electrónica y Telecomunicaciones
Laboratorio Diseño de Productos Electrónicos

Práctica 4

Diseño electrónico y captura esquemática PCB P2 – OBC-ADCS del CubeSat UD34

Integrante 1:	DUVAN CAMILO RAMIREZ CARO – 1045026332
Integrante 2:	DANIELA ESCOBAR VELANDIA – 1005161414

PCB asignada:	P2 – OBC-ADCS (cómputo y determinación/control de actitud)
Versión:	v1.0
Altium Designer:	26.9.1
Repositorio:	`https://github.com/DuvanRamirez/CubeSat_UD34.git`
Profesor:	Katherine Plazas y Ricardo Velásquez

Medellín, 27 de octubre de 2026

Índice

1. Descripción de la tarjeta y relación con el CubeSat **2**

2. Especificaciones aplicables y cambios respecto a la Práctica 3 **3**

3. Selección de componentes **4**

4. Diseño y dimensionamiento de los circuitos **6**
4.1. Alimentación, desacoplamiento y protección 6
4.2. Reloj, reinicio, arranque y programación 7
4.3. Memorias 7
4.4. Sensores y adquisición 7
4.5. Actuación de los magnetorquers 7
4.6. Interfaces, niveles lógicos y conectores 7
4.7. Estados de arranque, pines sin uso y puntos de prueba 8

5. Organización jerárquica y reutilización **8**

6. Restricciones de la PCB y condiciones de fabricación **10**
6.1. Condiciones de fabricación 13

7. Restricciones incorporadas al esquemático **13**

8. Lista de materiales y análisis de costos **13**

9. Referencias técnicas **16**

A. Esquemáticos completos **17**

B. Asignación de pines de los conectores **28**

1. Descripción de la tarjeta y relación con el CubeSat




Figura 1: Arquitectura completa del CubeSat

La P2 es el computador de a bordo y la electrónica de actitud del CubeSat UD34 (arquitectura A de la Práctica 3). Ejecuta el manejo de comandos y datos, controla la cámara y comprime y almacena sus imágenes, estima la actitud con IMU, magnetómetro y sensores solares, y la controla con tres magnetorquers y tres ruedas de reacción. Se comunica con la EPS (P1) y con las radios (P3) por el bus de apilado PC/104, con el cabezal de cámara (P4) por un cable plano (FFC) y con paneles y ruedas por conectores JST GH. Se alimenta de rieles de 3,3 V y 5 V conmutados y protegidos por la P1; no tiene conversión de potencia propia (Figura 2).




Figura 2: Diagrama de bloques de la P2.

2. Especificaciones aplicables y cambios respecto a la Práctica 3

La Tabla 1 lista los requisitos y especificaciones de la Práctica 3 que implementa esta tarjeta, con sus identificadores originales.

Tabla 1: Especificaciones de la Práctica 3 asignadas a la P2.

Requisito	ET / interfaz	Función	Implementación en P2
RF-02/RF-03	ET-05, ET-06, ET-08	Captura programada y archivo no volátil	DCMI + DMA a SDRAM; eMMC 4 GB ($\geq$1 GB útil)
RF-05/RF-06	IF04, IF05	Telemetría y telecomando	I2C1 a EPS; USART1 a UHF
RF-04	IF06	Descarga de imágenes	SPI2 a transmisor S ($\geq$8 MHz)
RF-07	ET-17	Determinación de actitud	IMU SPI1, magnetómetro I2C2, 16 canales ADC solares, $\geq$10 Hz
RF-08	ET-16, ET-18, IF08, IF09	Actuación de actitud	3 puentes H (PWM) + medición de corriente; 3 UART a ruedas
RF-12, RNF-13	ET-23	Tiempo a bordo	RTC compensado; error $\leq$0,5 s en 48 h
RF-13, RNF-14	ET-24	Supervisión	Latido a EPS cada $\leq$10 s; NRST controlado por EPS; IWDG interno
RNF-12	ET-09, ET-10, ET-11	Recursos de cómputo	Cortex-M7 $\geq$400 MHz, SDRAM 32 MB, 2 MB flash doble banco, QSPI NOR
RNF-15	IF14	Prueba independiente	SWD local + umbilical (SWD/UART) por el bus
RA-01	ET-27	Temperatura	Componentes con rango $\geq -20\ldots+50$ °C (preferible $-40\ldots+85$ °C)
RA-03	ET-22, ET-24	SEL/SEU	LCL en P1 por riel; ECC en flash/RAM; doble imagen de arranque
RA-05	ET-28	EMC	Plano de tierra continuo; relojes rápidos lejos del bus hacia COM
RN-10	—	Buenas prácticas	ECSS-Q-ST-70-12C para diseño de PCB

El diseño detallado obligó a los cambios de la Tabla 2. Ninguno modifica la arquitectura ni deja de cumplir un requisito.

Tabla 2: Cambios justificados respecto a la Práctica 3.

ID	Decisión P3	Cambio	Efecto en el sistema
C-01	TBD-01 (conectores)	Resuelto: apilado PC/104 con 2× Samtec ESQ-126-39-G-D; FFC Hirose FH12 de 40 pines a P4; JST GH de 8 pines a paneles y ruedas.	El resto de tarjetas debe adoptar la asignación de pines de la Tabla de conectores.
C-02	ET-23 RTC $\leq$2 ppm	Se adopta RV-3032-C7: $\pm$1,5 ppm (0…50 °C) y $\pm$2,5 ppm ($-40\ldots85$ °C).	Deriva peor caso 0,43 s en 48 h: sigue cumpliendo RNF-13 ($\leq$0,5 s).
C-03	OBC 0,90 W máx (Tabla de potencia P3)	Pico calculado de P2: 1,56 W (MCU 400 MHz con todos los periféricos + SDRAM + eMMC + NOR, con los consumos máximos de sus hojas de datos).	Solo en ráfagas de captura/compresión ($\approx$2 min/sesión): +0,02 Wh/órbita de peor caso; el balance diario (+1,8 Wh) no cambia de signo.
C-04	I2C-2 compartido con la cámara (IF07)	La configuración de la cámara pasa a I2C3 dedicado.	Una falla en el cable de la cámara no bloquea magnetómetro ni RTC.
C-05	Magnetómetro (clase MEMS)	LIS2MDL en lugar de LIS3MDL.	LIS3MDL está NRND en ST y obsoleto en DigiKey.
C-06	Reloj lento del MCU	El RTC externo entrega 32,768 kHz compensado al LSE del MCU (modo bypass).	Se elimina el cristal de 32 kHz y la base de tiempo del MCU hereda la compensación.

ID	Decisión P3	Cambio	Efecto en el sistema
C-07	Magnetómetro en SPI junto con la IMU (diagrama de la P2 en la P3)	El LIS2MDL pasa a I2C2, compartido con el RTC; la IMU conserva su SPI1 dedicado.	I2C a 400 kHz basta para 10 Hz (ET-17) y SPI1 queda solo para la IMU, que necesita mayor tasa. No cambia ningún requisito.
C-08	eMMC ASFC4G31M-51BIN (selección inicial)	Se usa IS21EF04GP-JCLI: Memory IC 32Gbit eMMC$_5$.1200$MHz153-VFBGA$.	El M-51BIN está obsoleto (LTB 2025-06-03). El IS21EF04GP cuesta 16.37 USD.
C-09	Cristal HSE ABM8-25.000MHZ-D2Y-T (CL 18 pF)	ECS-250-8-33-JGN-TR (CL 8 pF, ESR 40 Ω, C_0 5 pF, −40…85 °C) con 6,8 pF de carga.	Con el ABM8, $g_{m,crit}$ = 3,08 mA/V supera el máximo de 1,5 mA/V del STM32H743 (DS12110 Tabla 34; AN2867 3.4): el arranque no estaba garantizado. Con el ECS da 0,67 mA/V.
C-10	Pasivos	Referencia exacta de cada resistencia, condensador, shunt y ferrita (Tabla 9); X7R/C0G y tensión nominal ≥2× la de trabajo.	Cantidades exactas (58 × 100 nF, 16 × 1 kΩ…); costo con escalas reales de LCSC y Future; ciclo de vida verificado.

3. Selección de componentes

Para cada función principal se compararon alternativas con el desempeño requerido, el rango de temperatura, la interfaz, el encapsulado, la disponibilidad y el costo. Se usaron las condiciones de operación recomendadas de cada hoja de datos, no los máximos absolutos.

Tabla 3: Componentes principales y justificación (fuentes en la Tabla 4).

Función	Especificación	Elegido	Alternativas	Justificación
MCU	ET-10/11, ET-07, RNF-12	STM32H743IIT6 (LQFP176)	STM32H743ZIT6 (LQFP144); STM32H753 (crypto)	Único encapsulado no-BGA con FMC-SDRAM 16 bits + DCMI 12 bits + SDMMC + QUADSPI simultáneos y ≥20 canales ADC; 1,62–3,6 V, −40…85 °C; 2 MB flash doble banco para dos imágenes. LQFP144 deja pocos pines para ADC tras FMC y DCMI.
SDRAM	ET-09	ISSI IS42S16160L-6TLI (256 Mb ×16)	IS42S16160J-6TLI (no stock); Alliance AS4C16M16SA	32 MB a 3,3 V, 166 MHz (margen sobre FMC ≤100 MHz), −40…85 °C, TSOP-II (sin BGA). La versión J está en 'available but not stocked'.
Almacenamiento	ET-08, RNF-04	ISSI IS21EF04GP-JQLI (eMMC 5.1, 4 GB pSLC)	IS21EF04GP-JCLI (misma memoria en 153 bolas); Alliance ASFC4G31MA-51BIN (obsoleto); SD-NAND LGA-8	eMMC industrial −40…85 °C, NAND pSLC (más ciclos de escritura que MLC), con ECC y nivelado de desgaste; VCC y VCCQ de 2,7–3,6 V, así que funciona a 3,3 V como el MCU (Tabla 8.1); 100-LFBGA de 14×18 mm, el modelo de la librería de Altium del equipo. Activo (Suntsu, 312 u). Reemplaza al ASFC4G31MA-51BIN, obsoleto (C-08, C-10).
Memoria de arranque	ET-11, RNF-14	Winbond W25Q128JVSIQ (QSPI NOR 128 Mb)	Micron MT25QL128; MRAM SPI	Imagen de respaldo y parámetros; 133 MHz QSPI, −40…85 °C, SOIC-8 208 mil fácil de inspeccionar; alto stock.
Cristal HSE	ET-10	ECS-250-8-33-JGN-TR (25 MHz, 8 pF)	Abracon ABM8-25.000MHZ-D2Y-T (18 pF); ABM8-25.000MHZ-10-B1U-T (10 pF, −20…70 °C)	Único de los tres con $g_{m,crit}$ holgado frente a 1,5 mA/V (0,67 frente a 3,08 y 1,43 mA/V) y rango −40…85 °C; 0,29–0,45 USD (C-09).

Función	Especificación	Elegido	Alternativas	Justificación
IMU	ET-17	ST ISM330DHCXTR	ST LSM6DSO; Bosch BMI088	Grado industrial −40… 105 °C con compensación de temperatura; SPI dedicado; ±125 °/s seleccionable para resolución fina.
Magnetómetro	ET-17	ST LIS2MDLTR	ST LIS3MDL (NRND); PNI RM3100 (módulo grande)	Activo, 1,71–3,6 V, −40… 85 °C, LGA-12 2×2 mm; ±50 G cubre el campo terrestre (0,3 G) con margen ante campos internos.
RTC	ET-23, RNF-13	Micro Crystal RV-3032-C7 (2,5 ppm)	Maxim DS3231M; RV-3028-C7 (1 ppm a 25 °C, sin compensación)	Compensado de fábrica: ±1,5 ppm (0… 50 °C), ±2,5 ppm (−40… 85 °C); 160 nA; CLKOUT 32,768 kHz para el LSE del MCU.
Puente H MTQ	IF08, ET-18	TI DRV8837DSGR ×3	TI DRV8833 (doble); DRV8212	VM 0–11 V (5 V nominal) y 1,8 A frente a ≤0,12 A por eje; lógica 1,8–7 V; nSLEEP permite apagar las bobinas en reposo.
Medición de corriente MTQ	IF08	TI INA180A2IDBVR ×3	INA219 (I2C); shunt + ADC directo	Ganancia fija 50 V/V ±1 %, modo común −0,2… 26 V (lado alto en 5 V), salida analógica al ADC del MCU.
Conector de apilado	TBD-01, IF03–IF06, IF14	Samtec ESQ-126-39-G-D ×2	Samtec ESQ-126-37; conector propietario de la estructura	Estándar PC/104 usado por estructuras 1U; 5,7 A por contacto (dato distribuidor); −55… 125 °C.
Conector cámara	IF07	Hirose FH12-40S-0.5SH(55)	TE / Amphenol FFC 0,5 mm	40 posiciones permiten intercalar 15 tierras con 21 señales; 0,5 A/contacto; −40… 85 °C.
Conectores paneles y ruedas	IF08–IF10	JST SM08B-GHS-TB ×5	Molex PicoBlade	Cierre por rampa (vibración), 1 A, 50 V; −25… 85 °C cubre el rango interno −20… +50 °C.

Tabla 4: Fuentes de la selección.

Componente	Fuente y sección
STM32H743IIT6 (LQFP176)	DS12110 Rev 11 (ene. 2026): 3.15 FMC, 3.16 QUADSPI, 3.17 ADC, 3.24 DCMI; Tabla 34 HSE (p. 125); Tabla 214 y Fig. 125 LQFP176 (pp. 332–334). AN4938 Rev 7 2.2 (p. 12). AN2867 Rev 24 3.4 (p. 13)
ISSI IS42S16160L-6TLI	Hoja Rev. A (21-04-2025): 8K refrescos/64 ms y 512 columnas (p. 1, p. 5), Idd5 105 mA (p. 18), TSOP-II 54 (p. 63)
ISSI IS21EF04GP-JQLI	Hoja IS21/22EF04GP/08GP Rev. A2 (30-05-2024): Tabla 1.1 consumo (1.2, p. 7), mapa de 100 bolas (2, p. 15), pines y VDDi (3, p. 16), Tabla 8.1 tensiones, Tabla 8.3 pull-ups y CREG (p. 41), paquete (9.1, p. 51)
Winbond W25Q128JVSIQ	Hoja Revision J (25-04-2024): Fig. 1a pinout, 9.4 corrientes, 10.1 paquete S (p. 67)
ST ISM330DHCXTR	DS13012 Rev 7 (nov. 2020): Tabla 1 pines (p. 9)
ST LIS2MDLTR	DS12144 Rev 6 (jul. 2024): Tabla 1 pines y C1 = 220 nF (p. 3)
Micro Crystal RV-3032-C7	Hoja v1.4 (11.2022): pines, pads y ±2,5 ppm (pp. 1–2)
TI DRV8837DSGR	SLVSBA4F (abr. 2021): Pin Functions (p. 4), DSG0008A (pp. 27–29)
TI INA180A2IDBVR	SBOS741H (jul. 2022): Tabla 6-1 pinout A (p. 4)
ECS-250-8-33-JGN-TR	ECX-32 (ESR, C0, CL); Mouser, 2026-10-25
Samtec ESQ-126-39-G-D	Plano ESQ Rev CM, hoja 2, Tabla 1 (alturas)
Hirose FH12-40S-0.5SH(55)	Catálogo FH12 (01-10-2026)

Componente	Fuente y sección
JST SM08B-GHS-TB	Catálogo eGH

Ciclo de vida. Todos los componentes se revisaron para usar solo referencias activas (ni NRND, ni obsoletas, ni en última compra). El único caso fuera de esa regla era la eMMC, reemplazada en C-8. El detalle con la fuente de cada fila está en la hoja `Ciclo_de_vida`.

Tabla 5: Estado de ciclo de vida de la BOM (2026-10-25).

Ref.	Referencia	Estado	Fuente
U1	STM32H743IIT6	Activo	st.com: en producción, longevidad hasta 01/2036
U2	IS42S16160L-6TLI	Activo	DigiKey (33 u: reservar para lotes grandes)
U3	IS21EF04GP-JQLI	Activo	Suntsu (312 u). Reemplaza al ASFC4G31MA-51BIN, obsoleto (C-10)
U4	W25Q128JVSIQ	Activo	DigiKey (27.875 u)
U5	ISM330DHCXTR	Activo	st.com: longevidad hasta 01/2033
U6	LIS2MDLTR	Activo	st.com
U7	RV-3032-C7-32.768KHZ-2.5PPM-TA-QC	Activo	Dasenic (familia TA), JLCPCB C5127802
U8–U10	DRV8837DSGR	Activo	Digipart (TI)
U11–U13	INA180A2IDBVR	Activo	ti.com
Y1	ECS-250-8-33-JGN-TR	Activo	Future Electronics; Mouser (3.669 u)
J1, J2	ESQ-126-39-G-D	Activo	Farnell (pedido a fábrica, 6 semanas); DigiKey 616 u
J3	FH12-40S-0.5SH(55)	Activo	Inventario global de Hirose (>18.000 u en DigiKey)
J4–J8	SM08B-GHS-TB(LF)(SN)	Activo	Future Electronics
J9	FTSH-105-01-L-DV-K	Activo	LCSC C448647 (1.016 u)
C 100 nF	CL05B104KO5NNNC	Activo	LCSC C1525

4. Diseño y dimensionamiento de los circuitos

Todos los cálculos están en la hoja `Calculos` del archivo de soporte, con fórmulas; aquí se resumen los que fijan valores.

4.1. Alimentación, desacoplamiento y protección

La P2 recibe 3V3_SW_OBC, 3V3_SW_CAM (solo paso hacia P4) y 5V_SW_ADCS por J2. La protección por sobrecorriente (LCL), la supervisión y el corte por inhibidores están en la P1 (ET-22, RN-03); por eso no se repiten aquí. Cada riel entra por al menos dos contactos y tiene 10 µF de bulto en la entrada. El MCU sigue AN4938: 100 nF por pin VDD y 4,7 µF de bulto; VCAP1 (pin 81) y VCAP2 (pin 125) unidos entre sí y con 2,2 µF y ESR <100 mΩ cada uno (AN4938 2.2, p. 12) (el LQFP176 solo tiene estos dos pines VCAP [23]); VDDA con ferrita desde VDD, 1 µF y 100 nF; VREF+ con 47 Ω desde VDDA, 1 µF y 100 nF; VBAT unido a VDD; PDR_ON a VDD. Cada memoria y sensor lleva 100 nF por pin de alimentación.

Presupuesto de consumo. Nominal: 0.35 W (valor de la Práctica 3). Máximo: 474 mA en 3,3 V, es decir 1,56 W (MCU a 400 MHz con todos los periféricos 220 mA; SDRAM 105 mA, Idd5 de su hoja, p. 18; eMMC 120 mA, Tabla 1.1 p. 7, lectura SDR52; NOR 25 mA, 9.4 de su hoja y sensores 4 mA). Por la tarjeta pasan además 242 mA hacia la cámara y 520 mA hacia bobinas y ruedas. El pico supera los 0,90 W asumidos en la Práctica 3 (cambio C-03), pero solo ocurre en ráfagas de captura y compresión.

4.2. Reloj, reinicio, arranque y programación

HSE de 25 MHz. AN2867 (3.4, p. 13) exige que $g_{m,crit} = 4\,ESR\,(2\pi F)^2(C_0 + C_L)^2$ sea menor que el $G_{m,crit,max}$ = 1,5 mA/V del STM32H743 (DS12110 Tabla 34, p. 125). Con el ABM8 elegido al inicio (ESR 50 Ω, C_0 7 pF, C_L 18 pF) da 3,08 mA/V: el arranque no estaba garantizado. Se cambia a ECS-250-8-33-JGN-TR (ESR 40 Ω, C_0 5 pF, C_L 8 pF, −40…85 °C): $g_{m,crit}$ = 0,67 mA/V, 2,2 veces por debajo del límite (cambio C-09). Los condensadores de carga salen de $C_1 = C_2 = 2(C_L - C_s)$ con C_s = 5 pF: 6 pF → 6,8 pF C0G. El reloj lento lo da el RTC: su salida CLKOUT de 32,768 kHz compensada entra a OSC32_IN en modo bypass (cambio C-06), y su deriva peor caso es 0.43 s en 48 h (RNF-13 pide ≤0,5 s). BOOT0 va a GND con 10 kΩ (arranque desde flash). La flash de doble banco guarda dos imágenes (RNF-14). NRST tiene 100 nF y lo comparten J9, el umbilical y la EPS, que lo controla con colector abierto (ET-24). La programación es por SWD en J9 (Cortex de 10 pines) o por el umbilical del bus (IF14).

4.3. Memorias

SDRAM en el banco 1 del FMC a 100 MHz: con 8192 filas cada 64 ms, el contador de refresco es COUNT = 761 (RM0433). El ancho de banda pico es 200 MB/s frente a 96 MB/s de la cámara (margen 2,1). La eMMC usa SDMMC1 en 4 bits a ≤50 MHz en modo SDR (a 3,3 V de VCCQ no admite HS200 ni HS400, Tabla 8.1 de su hoja), con resistencia serie de 22 Ω en CK, pull-ups de 10 kΩ en CMD y D0–D3 (la Tabla 8.3 admite 4,7–50 kΩ en CMD y 10–50 kΩ en DAT), 1 µF en VDDi (3: mínimo 0,1 µF, 1 µF recomendado; nunca a alimentación ni a GND) y RST_n por GPIO. La NOR QSPI guarda la imagen de respaldo y parámetros.

4.4. Sensores y adquisición

IMU en SPI1 dedicado con dos interrupciones. Magnetómetro y RTC en I2C2 a 400 kHz; la cámara se configura por I2C3 (cambio C-04). Pull-ups según UM10204 ($R_{max} = t_r/(0{,}8473\,C_b)$, $R_{min} = (V_{DD} - V_{OL})/I_{OL}$): I2C1 4,7 kΩ (rango 967–11 802 Ω), I2C2 2,2 kΩ (máx. 7 081 Ω) e I2C3 4,7 kΩ. Los 16 canales solares llegan por J4–J7 y pasan por un filtro RC de 1 kΩ/100 nF (f_c = 1592 Hz frente a muestreo de 10 Hz) antes del ADC; la resistencia también limita la corriente inyectada si una entrada supera VDDA.

4.5. Actuación de los magnetorquers

Cada eje usa un DRV8837 (VM = 5V_SW_ADCS, VCC = 3,3 V) manejado por dos salidas PWM, con nSLEEP en bajo por pull-down de 100 kΩ para que las bobinas queden apagadas tras un reinicio. La corriente se mide en el lado alto con un shunt de 0,47 Ω y un INA180A2 (50 V/V): a 120 mA la salida es 2.82 V, dentro del rango del ADC, con 6.77 mW y 56 mV de caída. Para no superar 120 mA, cada bobina debe tener $R \geq 42$ Ω (dato que se entrega a quien diseñe los paneles).

4.6. Interfaces, niveles lógicos y conectores

Todo el lado P2 trabaja a 3,3 V. La adaptación de niveles de la cámara (1,8 V) está en la P4 (IF07), y la EPS y las radios usan 3,3 V (IF04–IF06). La asignación de periféricos está en la Tabla 6 y la de pines de conectores en el Anexo C. La asignación física a pines (Anexo **??**) se obtuvo de la base de datos oficial de pines de ST [23] con un programa de búsqueda que solo acepta funciones que existen en cada pin y no repite pines, funciones ni líneas EXTI. Resultado: se usan 139 de las 140 E/S (queda libre PI11, y PC13/PC15 se dejan sin conexión), y los 20 canales analógicos ocupan todos los pines analógicos que no toman FMC y DCMI. Dos decisiones salieron de esa búsqueda: la rueda 2 usa USART6 porque los pines de USART3 coinciden con FMC, SDMMC1 e I2C2, y los pines PC2_C/PC3_C quedan como entradas analógicas (SDNE0/SDCKE0 van en PH3/PH2). Como el margen de E/S es casi nulo, si en la captura se necesita otra señal se puede reducir el DCMI a 10 bits (libera 2 pines) o usar un expansor I^2C (inferencia

propia). El símbolo de U1 es el STM32H743IIT6 de la librería de Altium (3 partes); sus 176 números de pin se compararon con el mismo archivo de ST y coinciden.

Tabla 6: Asignación de periféricos del MCU.

Periférico	Destino	Señales	Condición
FMC SDRAM banco 1	SDRAM U2	D0–D15, A0–A12, BA0–1, NBL0–1, SDCLK, SDNRAS, SDNCAS, SDNWE, SDNE0, SDCKE0	100 MHz, CAS 2/3
QUADSPI BK1	NOR U4	CLK, NCS, IO0–IO3	$\leq$133 MHz (se usará $\leq$80 MHz)
SDMMC1 (4 bits)	eMMC U3	CK, CMD, D0–D3 + GPIO RST_n	25–50 MHz
DCMI 12 bits	Cámara (J3)	D0–D11, PIXCLK, HSYNC, VSYNC	PIXCLK 48 MHz
MCO1	Cámara (J3)	XCLK	24 MHz (configurable)
I2C1	EPS (H1)	SCL, SDA	100 kHz
I2C2	MAG U6, RTC U7	SCL, SDA	400 kHz
I2C3	Cámara (J3)	SCL, SDA	100 kHz
SPI1	IMU U5	SCK, MISO, MOSI, CS por GPIO	$\leq$10 MHz
SPI2	Transmisor S (H1)	SCK, MISO, MOSI, NSS	$\geq$8 MHz
USART1	UHF (H1)	TX, RX	115,2 kbaud
USART2, USART6, UART4	Ruedas (J8)	TX, RX $\times$3	115,2 kbaud
UART5	Umbilical (H1)	TX, RX	115,2 kbaud
TIM1 CH2/3 (X), TIM3 CH1/2 (Y), TIM5 CH2/4 (Z)	DRV8837 $\times$3	IN1/IN2 $\times$3	PWM 20 kHz
TIM2 CH1	Cámara (J3)	CAM_TRIG	disparo cada 3 s $\pm$1 ms
ADC1/2 (X, Y, Z), ADC3 (W, INA180, NTC)	Solares (J4–J7), INA180 $\times$3, NTC de la cámara	16 + 3 + 1 canales	10 Hz
LSE bypass (OSC32_IN)	RTC CLKOUT	32,768 kHz	
HSE	Cristal Y1	OSC_IN/OSC_OUT	25 MHz
SWD	J9 y umbilical	SWDIO, SWCLK, SWO, NRST	
GPIO	Varios	OBC_HB, UHF_EN, UHF_RST_N, S_EN, S_STATUS, CAM_RST_N, CAM_STBY, MTQ_nSLEEP, IMU_CS_N, IMU_INT1/2, MAG_DRDY, RTC_INT, EMMC_RST_N	

4.7. Estados de arranque, pines sin uso y puntos de prueba

En reinicio todas las salidas que habilitan cargas quedan en estado seguro por resistencias: nSLEEP de los DRV8837, UHF_EN y S_EN con pull-down de 100 kΩ; CS de la IMU y NCS de la QSPI con pull-up de 10 kΩ; RST_N de la cámara con pull-down. Los pines sin uso quedan sin conexión y el firmware los configura en modo analógico (AN4899). Hay puntos de prueba en 3V3_SW_OBC, 5V_SW_ADCS, 3V3_SW_CAM, dos GND, NRST, OBC_HB, I2C1 y UART5 (PCB-30).

5. Organización jerárquica y reutilización

El proyecto de Altium tiene una hoja principal `P2_TOP.SchDoc` con los bloques y sus conexiones por puertos y entradas de hoja, y estas hojas subordinadas:

- `PWR_IN`: J2, filtros de entrada, bulto y puntos de prueba de potencia.
- `MCU_CORE`: alimentación y desacoplamiento del MCU, VCAP, HSE, LSE bypass, BOOT0, NRST y J9.
- `MEMORY`: SDRAM, eMMC y NOR.

- `CAM_IF`: J3, pull-ups de I2C3 y señales DCMI.
- `ADCS_SENS`: IMU, magnetómetro y RTC.
- `BUS_IF`: J1 (EPS, UHF, banda S, umbilical) y J8 (ruedas).
- `MTQ_CH` (multicanal, `Repeat(MTQ,1,3)`): DRV8837 + shunt + INA180. Es un bloque reutilizable para cualquier actuador de bobina de hasta 1,8 A. Las redes que cambian por canal llevan el número de canal al final, como exige el multicanal de Altium (canal 1 = X, 2 = Y, 3 = Z, 4 = W): por ejemplo `MTQ_INA1` es la entrada IN1 del eje X y `SUNB4` es el canal B del panel W.
- `PANEL_CH` (multicanal, `Repeat(PANEL,1,4)`): conector de panel + 4 filtros RC; las líneas MTQ pasan como puertos hacia `MTQ_CH`.

Las redes globales se limitan a alimentaciones y GND; el resto se conecta por puertos. Los buses usan nombres con índice (`SDRAM_D[0..15]`, `DCMI_D[0..11]`; los nombres de red son los del Anexo D) para que las directivas de clase los agrupen.

6. Restricciones de la PCB y condiciones de fabricación

Cada restricción indica si la exige una fuente técnica, si es una recomendación adoptada o si es una inferencia propia, y dónde queda registrada.

Tabla 7: Matriz de restricciones de la PCB P2.

ID	Traza	Restricción y alcance	Tipo	Fuente y fundamento	Aplicación	
PCB-01	ET-21, IF03	3V3_SW_OBC: hasta 0,48 A (P2) + 0,24 A de paso a P4 = 0,72 A. Distribución por plano en L3; tramos en trazo ≥0,5 mm (IPC-2221: 0,49 mm interno, 0,19 mm externo, ΔT = 10 °C); caída total ≤30 mV (1 %).	Inferencia propia	Cálculo IPC-2221 + resistencia del cobre (hoja Calculos, filas Ancho/caída).	Directiva: clase PWR_3V3 + regla Width (mín 0,5 / pref 1,0 mm).	
PCB-02	IF03, IF08, IF09	5V_SW_ADCS: 0,52 A pico (MTQ 0,29 A + ruedas 0,23 A). Trazo ≥0,5 mm o polígono; caída ≤50 mV.	Inferencia propia	Cálculo IPC-2221; Tablas 5-3/5-4 de P3 para las cargas.	Directiva: clase PWR_5V + regla Width.	
PCB-03	RA-05, ET-28	GND: plano continuo en L2 sin cortes bajo SDRAM, DCMI, SDMMC, QSPI ni HSE.	Recomendación adoptada	AN4938 (diseño de hardware STM32H7); ECSS-E-ST-20-07C.	Nota en esquemático (hoja TOP) + regla de plano en PCB.	
PCB-04	ET-10	Desacoplamiento VDD: 100 nF por pin VDD a ≤2 mm del pin y 4,7 μF de bulto en el paquete; vía a GND junto al pad.	Exigida por fuente (valores); distancia = recomendación	AN4938 (tabla de alimentación STM32H7).	Nota junto a cada grupo de condensadores (MCU_CORE).	Pendiente: revisión de ubicación.
PCB-05	ET-10	VCAP1 (pin 81) y VCAP2 (pin 125): 2,2 μF cerámico ESR <100 mΩ cada uno, junto a su pin (el LQFP176 no tiene VCAP3).	Exigida por fuente	AN4938; DS12110 (operating conditions).	Nota en MCU_CORE + clase VCAP (Width ≥0,3 mm).	
PCB-06	ET-17	VDDA: ferrita desde VDD + 1 μF + 100 nF; VREF+: 47 Ω desde VDDA + 1 μF + 100 nF, junto a los pines.	Exigida por fuente	AN4938.	Nota en MCU_CORE.	
PCB-07	ET-10	HSE 25 MHz: Y1 y condensadores de carga a ≤5 mm de OSC_IN/OSC_OUT; anillo de GND; sin señales bajo el cristal en L1/L2.	Recomendación adoptada	AN2867 (guía de osciladores STM32).	Nota + Room/Keepout en PCB.	Pendiente en PCB.
PCB-08	ET-09	Bus SDRAM: impedancia objetivo 50 Ω ±10 % sobre GND (L1/L4 con referencia L2/L3).	Inferencia propia	Ancho preliminar 0,35 mm en L1 sobre prepreg 0,21 mm (εr 4,4), fórmula IPC-2141; confirmar con calculadora del fabricante.	Directiva: clase SDRAM + regla Width (0,35 mm) / Impedance si la versión lo admite.	
PCB-09	ET-09	Bus SDRAM: diferencia de longitud dentro de cada grupo (datos, dirección/control) respecto a SDCLK ≤10 mm.	Inferencia propia	10 mm ≈ 66 ps = 0,7 % del periodo de 10 ns a 100 MHz (hoja Calculos).	Directiva: regla Matched Lengths (tolerancia 10 mm) en clase SDRAM.	
PCB-10	ET-09	U2 a ≤30 mm de U1; sin vías innecesarias (≤2 por red).	Inferencia propia	Retardo total <0,3 ns frente a margen de temporización a 100 MHz.	Nota + Room SDRAM en PCB.	
PCB-11	IF07, ET-07	DCMI: J3 junto al MCU; recorrido en P2 ≤50 mm; diferencia de longitud datos–PIXCLK ≤10 mm; resistencia serie 33 Ω en origen (P4).	Inferencia propia	Periodo 20,8 ns a 48 MHz; FFC ≤80 mm (IF07).	Directiva: clase DCMI + Matched Lengths.	

ID	Traza	Restricción y alcance	Tipo	Fuente y fundamento	Aplicación	Verificación / estado
PCB-12	ET-08	SDMMC1: resistencia serie 22 Ω en CK junto al MCU; pull-up en CMD y D0–D3; diferencia de longitud ≤5 mm.	Recomendación adoptada	IS21EF04GP Rev. A2, Tabla 8.3 (p. 41): RCMD 4,7–50 kΩ, RDAT 10–50 kΩ, carga de bus <20 pF; 22 Ω serie: práctica común.	Directiva: clase SDMMC + Matched Lengths (5 mm).	
PCB-13	ET-11	QSPI: U4 a ≤30 mm; resistencia serie 22 Ω en CLK.	Inferencia propia	Reflexiones a ≤80 MHz.	Directiva: clase QSPI.	
PCB-14	ET-08	eMMC 100-LFBGA 14×18 mm (IS21EF04GP-JQLI): pads, paso y escape según el dibujo del paquete (ISSI 9.1, p. 51) y la huella del modelo de Altium; si el paso es ≤0,8 mm, vía en pad rellena y tapada; acabado ENIG.	Exigida por fuente (fabricante)	JLCPCB: pad BGA 0,2–0,25 mm requiere ENIG; traza mín 0,09 mm (3 mil en fanout); vía en pad rellena disponible.	Regla pendiente en PCB (Fanout Control, Width local 0,09 mm) + condición de pedido.	
PCB-15	ET-10	LQFP176 paso 0,5 mm: separación pad-pad ≥0,15 mm y puente de máscara ≥0,10 mm.	Exigida por fuente (fabricante)	JLCPCB: SMD pad-pad 0,15 mm; puente 0,10 mm (verde).	Regla pendiente (Clearance SMD).	
PCB-16	ET-17	Magnetómetro U6 a ≥50 mm de los DRV8837, shunts y recorridos de 5V_SW_ADCS; sin piezas ferromagnéticas a ≤10 mm.	Inferencia propia	$B = \mu 0 \cdot I/(2\pi r)$: 0,12 A a 50 mm → 0,48 μT (1,6 % de 30 μT) (hoja Calculos).	Nota en ADCS_SENS + Room en PCB.	Pendiente en PCB.
PCB-17	IF08	Bobinas MTQ: ida y retorno de cada bobina en pistas adyacentes (lazo mínimo), ancho ≥0,25 mm.	Inferencia propia	0,12 A; un lazo grande crea momento magnético parásito.	Directiva: clase MTQ + Width.	
PCB-18	ET-17	Entradas solares: RC (1 kΩ/100 nF) junto al pin ADC; pistas lejos (≥3× ancho) de SDCLK, PIXCLK, QSPI CLK y de los puentes H.	Inferencia propia	fc = 1,59 kHz frente a muestreo de 10 Hz.	Directiva: clase SUN_AN + Clearance 0,3 mm.	
PCB-19	IF08	DRV8837: pad térmico soldado a GND con vías.	Exigida por fuente	Hoja de datos TI DRV8837 (layout).	Nota en MTQ_DRV.	
PCB-20	IF03–IF06, TBD-01	J1/J2 en la posición PC/104 de la estructura elegida; misma asignación en todas las tarjetas.	Exigida por fuente	Plano de interfaz de la estructura (a obtener del proveedor).	Nota en TOP.	
PCB-21	IF03	Cada riel por ≥2 contactos del bus; GND en ≥8 contactos.	Recomendación adoptada	5,7 A/contacto (dato distribuidor) frente a ≤0,72 A; redundancia.	Asignación de pines (Tabla de conectores).	
PCB-22	IF07	J3: 3 contactos para 3V3_SW_CAM (0,24 A) y 15 tierras intercaladas; FFC ≤80 mm.	Exigida por fuente (0,5 A/contacto) + inferencia	Farnell/Hirose FH12; IF07.	Asignación de pines J3.	
PCB-23	R-01	Altura máxima de componentes y separación entre tarjetas según el conector ESQ-126-39 y la estructura; P3 asignó 12 mm a P2.	Exigida por fuente	Hoja de datos Samtec ESQ (altura de apilado del sufijo -39).	Nota en TOP.	
PCB-24	RA-02	MCU (≤0,73 W) sin convección: polígonos GND en L1/L4 conectados por vías al plano y a los agujeros de montaje.	Inferencia propia	Conducción a la estructura como única vía térmica (P3, RA-02).	Nota + regla de polígonos en PCB.	

ID	Traza	Restricción y alcance	Tipo	Fuente y fundamento	Aplicación	Verificación / estado
PCB-25	Fabricación	Pista/espacio general ≥0,10/0,10 mm; 0,09 mm solo en escape BGA.	Exigida por fuente (fabricante) + margen adoptado	JLCPCB multicapa 1 oz: 0,09/0,09 mm mín.	Regla Width/Clearance por defecto.	
PCB-26	Fabricación	Vía estándar 0,30/0,50 mm (taladro/pad); vía de escape BGA 0,20/0,40 mm.	Exigida por fuente (fabricante)	JLCPCB: taladro preferido ≥0,2 mm; pad ≥ taladro + 0,1 mm.	Regla Routing Via Style.	
PCB-27	Fabricación	Anillo anular PTH ≥0,20 mm; cobre a borde ruteado ≥0,5 mm (fabricante pide ≥0,2 mm).	Exigida por fuente + margen adoptado	JLCPCB: anillo PTH multicapa rec. 0,20 mm; borde ≥0,2 mm.	Reglas en PCB.	
PCB-28	Fabricación	Serigrafía ≥1,0 mm de alto y 0,15 mm de trazo; ≥0,15 mm a pads.	Exigida por fuente	JLCPCB (legend).	Regla Silk to Solder Mask.	
PCB-29	Fabricación	Apilamiento 4 capas, 1,6 mm, cobre externo 1 oz, interno 1 oz, FR-4, ENIG; impedancia controlada con la pila estándar del fabricante.	Exigida por fuente + decisión	JLCPCB: 4 capas, 1,6 mm, interno 0,5 oz por defecto (1 oz opcional), ENIG, impedancia ±10 %.	Condición de pedido / Layer Stack Manager (guía siguiente).	
PCB-30	RNF-15	Puntos de prueba (pad ≥1,0 mm) en 3V3_SW_OBC, 5V_SW_ADCS, 3V3_SW_CAM, GND×2, NRST, OBC_HB, I2C1, UART5; J9 accesible desde el borde.	Recomendación adoptada	Prueba de la tarjeta aislada (RNF-15).	Componentes TP en el esquemático.	

6.1. Condiciones de fabricación

Proveedor: JLCPCB, servicio de PCB rígida (`https://jlcpcb.com/capabilities/Capabilities`, consultado el 2026-10-07). Se adopta: 4 capas (señal / GND / 3V3 / señal), FR-4 de 1,6 mm, cobre de 1 oz externo e interno, acabado ENIG e impedancia controlada con la pila estándar del fabricante. Los límites que se usan están en las restricciones PCB-25 a PCB-29. La eMMC (100-LFBGA 14×18 mm) se fabrica con acabado ENIG; si el paso de su dibujo (ISSI 9.1) es de 0,8 mm o menos, requiere además vía en pad rellena y tapada. Que el fabricante produzca 0,09 mm no hace adecuada esa geometría para corriente: los anchos de potencia salen del cálculo IPC-2221 y de la caída de tensión. Con 0,5 mm en L1 la caída en 3V3 sería 42 mV, mayor que 30 mV, por eso 3V3 se distribuye por el plano L3.

7. Restricciones incorporadas al esquemático

Las restricciones que Altium puede expresar se registran con directivas *Parameter Set* sobre clases de red; las demás quedan como notas o como reglas pendientes del diseño físico (Tabla 8). Si la versión del curso no admite una regla en el esquemático (por ejemplo, impedancia), la regla se crea en el PCB y la clase se conserva.

Tabla 8: Directivas de esquemático y reglas pendientes.

Clase	Redes	Regla / mecanismo	Restricciones
PWR_3V3	3V3_SW_OBC, 3V3_SW_CAM, VDDA	Net Class + Width (mín 0,5 mm, pref 1,0)	PCB-01
PWR_5V	5V_SW_ADCS (incluye VM de los DRV8837)	Net Class + Width (mín 0,5 mm)	PCB-02
SDRAM	SDRAM_D[0..15], SDRAM_A[0..12], SDRAM_BA0/1, SDRAM_NBL0/1, SDRAM_SDCLK, SDRAM_SDNRAS, SDRAM_SDNCAS, SDRAM_SDNWE, SDRAM_SDNE0, SDRAM_SDCKE0	Net Class + Width 0,35 mm + Matched Lengths 10 mm	PCB-08, PCB-09
DCMI	DCMI_D[0..11], DCMI_PIXCLK, DCMI_HSYNC, DCMI_VSYNC	Net Class + Matched Lengths 10 mm	PCB-11
SDMMC	EMMC_CK, EMMC_CMD, EMMC_D[0..3]	Net Class + Matched Lengths 5 mm	PCB-12
QSPI	QSPI_CLK, QSPI_NCS, QSPI_IO[0..3]	Net Class	PCB-13
MTQ	MTQ_COILA[1..3], MTQ_COILB[1..3]	Net Class + Width 0,25 mm	PCB-17
SUN_AN	SUNA[1..4], SUNB[1..4], SUNC[1..4], SUND[1..4]	Net Class + Clearance 0,3 mm	PCB-18
VCAP	VCAP (VCAP1 y VCAP2 unidos)	Net Class + Width 0,3 mm	PCB-05
Notas	—	Notas de esquemático: PCB-03, 04, 06, 07, 10, 16, 19, 20, 23, 24	—
Pendientes en PCB	—	PCB-14 (fanout BGA), 15, 25–29 (reglas del fabricante y pila)	—

8. Lista de materiales y análisis de costos

Se usan los precios publicados por distribuidores identificables (DigiKey, Mouser, Future, Newark, Master Electronics, Farnell, RS, LCSC/JLCPCB), consultados el 2026-10-07 en su moneda original (USD o EUR, columna `Moneda`). Los precios en EUR se pasan a USD con 1,1559 y el resultado a pesos colombianos con la TRM de 3.158,43 COP/USD;`Costos`. Para cada lote se compra máx($\lceil q \cdot N \rceil_{\text{múltiplo}}$, mínimo) unidades y se aplica el precio de esa cantidad de componentes, no del número de tarjetas. Todos los pasivos tienen referencia exacta (Tabla 9). Cuando LCSC solo publica el precio de su escala más alta, la fila se marca como «Estimado» en la hoja `BOM`; en el 100 nF, con escalas publicadas, el precio de 100 u es 1,8 veces ese valor, así que el efecto sobre el costo por tarjeta es menor de 0,1 USD. El 4,7 µF se estima con el precio del 10 µF de la misma serie porque su único distribuidor con stock vende carretes de 2000 u. No incluye fabricación, ensamblaje, transporte ni impuestos.

Tabla 9: BOM preliminar de la P2 (todos los componentes montados; designadores del esquemático de referencia, ×3 y ×4 = canales repetidos).

Designadores	Cant.	Descripción	Fabricante	Referencia	Encaps.
U1	1	MCU Cortex-M7 2 MB/1 MB	STMicroelectronics	STM32H743IIT6	LQFP-176 24×24
U2	1	SDRAM 256 Mb ×16 166 MHz	ISSI	IS42S16160L-6TLI	TSOP-II-54
U3	1	eMMC 5.1 4 GB pSLC industrial	ISSI	IS21EF04GP-JQLI	100-LFBGA 14×18
U4	1	NOR QSPI 128 Mb	Winbond	W25Q128JVSIQ	SOIC-8 208 mil
U5	1	IMU 6 ejes industrial	STMicroelectronics	ISM330DHCXTR	LGA-14 2,5×3
U6	1	Magnetómetro 3 ejes	STMicroelectronics	LIS2MDLTR	LGA-12 2×2
U7	1	RTC compensado I2C	Micro Crystal	RV-3032-C7-32.768KHZ-2.5PPM-TA-QC	SON-8 3,2×1,5
U8–U10	3	Puente H 1,8 A	Texas Instruments	DRV8837DSGR	WSON-8 2×2
U11–U13	3	Amplificador de corriente G=50	Texas Instruments	INA180A2IDBVR	SOT-23-5
Y1	1	Cristal 25 MHz 8 pF ±20 ppm, −40…85 °C	ECS Inc.	ECS-250-8-33-JGN-TR	SMD 3,2×2,5 (4 pads)
J1, J2	2	Conector apilado PC/104 2×26	Samtec	ESQ-126-39-G-D	THT 2,54 mm
J3	1	Conector FFC 40 pos 0,5 mm	Hirose	FH12-40S-0.5SH(55)	SMD R/A
J4–J8	5	Conector GH 8 pos 1,25 mm	JST	SM08B-GHS-TB(LF)(SN)	SMD R/A
J9	1	Cabecera SWD 10 pos 1,27 mm	Samtec	FTSH-105-01-L-DV-K	SMD 2×5, 1,27 mm, polarizado
MCU_CORE C1, C2, C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C13, C14, C16, C20, C22, C23; MEMORY C1, C2, C3, C4, C5, C6, C7, C8, C9, C11; ADCS_SENS C1, C2, C3, C4, C6; MTQ_CH C1×3, C2×3, C3×3; PANEL_CH C1×4, C2×4, C3×4, C4×4	58	MLCC 100 nF ±10 % 16 V X7R	Samsung Electro-Mechanics	CL05B104KO5NNNC	0402
MCU_CORE C24, C25	2	MLCC 6,8 pF ±0,25 pF 50 V C0G (carga del HSE)	Murata	GJM1555C1H6R8CB01D	0402
ADCS_SENS C5	1	MLCC 220 nF ±10 % 16 V X7R (C1 del LIS2MDL)	Samsung Electro-Mechanics	CL05B224KO5NNNC	0402
MCU_CORE C19, C21; MEMORY C10	3	MLCC 1 µF ±10 % 16 V X7R (VDDA, VREF+, VDDi)	Samsung Electro-Mechanics	CL10B105KO8NNNC	0603
MCU_CORE C17, C18	2	MLCC 2,2 µF ±10 % 10 V X7R, ESR <0,1 Ω (VCAP)	Samsung Electro-Mechanics	CL10B225KP8NNNC	0603
MCU_CORE C15	1	MLCC 4,7 µF ±10 % 16 V X7R (bulk del MCU)	Samsung Electro-Mechanics	CL21B475KOFNNNE	0805

Designadores	Cant.	Descripción	Fabricante	Referencia	Encaps.
PWR_IN C1, C2, C3	3	MLCC 10 µF ±10 % 16 V X7R (entrada de rieles 3V3 y 5V)	Samsung Electro-Mechanics	CL21B106KOQNNNE	0805
MEMORY R1	1	Resistencia 22 Ω ±1 % 62,5 mW (serie EMMC_CK)	YAGEO	RC0402FR-0722RL	0402
MCU_CORE R1	1	Resistencia 47 Ω ±1 % 62,5 mW (filtro VREF+)	YAGEO	RC0402FR-0747RL	0402
PANEL_CH R1×4, R2×4, R3×4, R4×4	16	Resistencia 1 kΩ ±1 % 62,5 mW (filtro solar)	UNI-ROYAL	0402WGF1001TCE	0402
ADCS_SENS R2, R3	2	Resistencia 2,2 kΩ ±1 % 62,5 mW (pull-up I2C2)	YAGEO	RC0402FR-072K2L	0402
CAM_IF R1, R2; BUS_IF R1, R2	4	Resistencia 4,7 kΩ ±1 % 62,5 mW (pull-up I2C1, I2C3)	YAGEO	RC0402FR-074K7L	0402
MCU_CORE R2; MEMORY R2, R3, R4, R5, R6, R7; ADCS_SENS R1, R4	9	Resistencia 10 kΩ ±1 % 62,5 mW (pull-ups, BOOT0)	YAGEO	RC0402FR-0710KL	0402
MCU_CORE R3; CAM_IF R3; BUS_IF R3, R4	4	Resistencia 100 kΩ ±1 % 62,5 mW (pull-downs de habilitación)	YAGEO	RC0402FR-07100KL	0402
MTQ_CH R1×3	3	Resistencia shunt 0,47 Ω ±1 % 100 mW (medición MTQ)	YAGEO	RL0603FR-070R47L	0603
MCU_CORE FB1	1	Ferrita 600 Ω @100 MHz, 300 mA, 0,52 Ω DC (VDDA)	Murata	BLM15AG601SN1D	0402

Tabla 10: Costo de componentes de la P2 por lote.

Lote	Costo del lote (COP)	Por tarjeta (COP)	Por tarjeta (USD)	Observaciones
10 tarjetas	3.483.420	348.342	110.29	Sobrantes por mínimos de 100 u en pasivos y paquetes de 10 en JST.
100 tarjetas	31.268.041	312.680	99.00	La mayoría de los CI ya están en su escala de 100 u.
1000 tarjetas	297.135.243	297.135	94.08	MCU, INA180, FTSH y eMMC sin descuento a 1000: se mantiene el último precio.

El costo por tarjeta baja de 348.342 a 297.135 COP (15 %). La caída es moderada porque los componentes de mayor costo tienen descuentos pequeños o no publican escala de 1000. En el lote de 100, los que más aportan son: IS21EF04GP-JQLI (precio provisional) (12.317.877 COP, 39 %), ESQ-126-39-G-D (6.241.058 COP, 20 %), STM32H743IIT6 (4.431.277 COP, 14 %), ISM330DHCX (1.883.435 COP, 6 %), SDRAM IS42S16160L (1.344.765 COP, 4 %). La eMMC es el componente más caro. El IS21EF04GP-JQLI (C-10, C-12) no publica precio: se usa el precio verificado de la eMMC anterior (39–41 USD, misma capacidad y encapsulado) hasta tener la cotización RFQ; al recibirla basta cambiar su fila en la hoja `Costos`. Los dos conectores PC/104 son el segundo costo y no dependen del diseño electrónico, sino del estándar de la estructura. No todos los precios bajan con la cantidad: el RTC cuesta más a 1000 u (JLCPCB, 2,02 USD) que a 100 u (DigiKey, 1,96 USD) porque cambia el proveedor que publica esa escala. En el lote




Figura 3: Costo de componentes por tarjeta según el tamaño del lote (COP).

de 10 los mínimos de compra de pasivos generan sobrantes, que se declaran en la hoja `Costos`. Como los precios se cotizan en USD, el costo en pesos cambia con la TRM: un 5 % de variación de la tasa mueve el costo en la misma proporción.

9. Referencias técnicas

1. STMicroelectronics, *STM32H743xI datasheet*, DS12110. `https://www.st.com/en/microcontrollers-microprocessors/stm32h743ii.html`
2. STMicroelectronics, *AN4938 Getting started with STM32H74xI/G and STM32H75xI/G MCU hardware development*. `https://www.st.com/resource/en/application_note/an4938-getting-started-with-stm32h74xig-and-stm32h75xig-mcu-hardware-development-stmicroelectronics.pdf`
3. STMicroelectronics, *AN2867 Oscillator design guide for STM8AF/AL/S, STM32 MCUs and MPUs*. `https://www.st.com/resource/en/application_note/an2867-oscillator-design-guide-for-stm8afals-stm32-mcus-and-mpus-stmicroelectronics.pdf`
4. STMicroelectronics, *RM0433 STM32H742/743/750/753 reference manual* (FMC: refresco SDRAM).
5. STMicroelectronics, *AN4899 STM32 GPIO configuration for hardware settings and low-power consumption*.
6. ISSI, *IS42S16160 256Mb SDRAM datasheet*; DigiKey 706-IS42S16160L-6TLI-ND.
7. ISSI, *IS21/22EF04GP/08GP 4GB/8GB eMMC 5.1 with pSLC*, Rev. A2, 30-05-2024. `https://www.ickey.cn/static-pf/datasheet/a9/08/de44/a908de447eda0a763ac551e02727ee34.pdf`
8. Arrow, *IS21EF04GP-JCLI* (estado Active), y Suntsu, *IS21EF04GP-JQLI* (Active, 312 u, 100-LFBGA 14×18), consulta 2026-10-24/26. `https://www.arrow.com/en/products/is21ef04gp-jcli/integrated-silicon-solution-inc`
9. Alliance Memory, *ASFC4G31MA-51BIN 4GB eMMC datasheet*, Rev 1.0, feb. 2025 (componente descartado por obsolescencia, C-10). `https://www.alliancememory.com/wp-content/uploads/AllianceMemory_4GB_ASFC4G31MA-51BIN_eMMC_datasheet_Feb2025_V1.0.pdf`
10. Octopart, *ASFC4G31MA-51BIN* (precios, stock y ciclo de vida), consulta 2026-10-24. `https://octopart.com/part/alliance-memory/ASFC4G31MA-51BIN`
11. Winbond, *W25Q128JV datasheet*; DigiKey W25Q128JVSIQ-ND.
12. STMicroelectronics, *ISM330DHCX* y *LIS2MDL* (páginas de producto y hojas de datos).
13. Micro Crystal, *RV-3032-C7*. `https://www.microcrystal.com/en/products/real-time-clock-rtc-modules/rv-3032-c7`
14. Texas Instruments, *DRV8837* e *INA180* (hojas de datos). `https://www.ti.com/product/INA180`

15. Samtec ESQ (Rev CM), Hirose FH12 (01-10-2026), JST GH, Samtec FTSH (Rev BU) (planos citados en la hoja `Fuentes`).
16. ECS Inc., *ECX-32 SMD crystal* (ECS-250-8-33-JGN-TR). `https://ecsxtal.com/store/pdf/ecx-32.pdf`
17. Abracon, *ABM8* (rev. 08.19.15): usado para mostrar por qué se descartó (C-09).
18. Emcraft, *STM32H7 SOM current consumption*. `https://www.emcraft.com/som/stm32h7/STM32H7-SOM-CURRENT_CONSUMPTION.pdf`
19. NXP, *UM10204 I2C-bus specification and user manual*. `https://www.nxp.com/docs/en/user-guide/UM10204.pdf`
20. JLCPCB, *Rigid PCB Manufacturing Capabilities*. `https://jlcpcb.com/capabilities/Capabilities`
21. Banco de la República, TRM del 24 de octubre de 2026 (3.158,43 COP/USD), publicada en Colombia.com. `https://www.colombia.com/actualidad/economia/precio-del-dolar-hoy-en-colombia-sabado-24-de-octubre-de-2026-608591`
22. IPC-2221B *Generic Standard on Printed Board Design* (ancho de conductor) e IPC-2141A (impedancia de microstrip).
23. STMicroelectronics, *STM32_open_pin_data* (base de datos oficial de pines y funciones alternativas), archivos `mcu/STM32H743IITx.xml` y `mcu/IP/GPIO-STM32H747_gpio_v1_0_Modes.xml`, consulta 2026-10-08. `https://github.com/STMicroelectronics/STM32_open_pin_data`
24. CubeSat UD34, *Práctica 3: requisitos, especificaciones y arquitectura electrónica*, 2026.

A. Esquemáticos completos

CubeSat UD34 – PCB P2 OBC-ADCS

Esquemático completo (Práctica 4) – proyecto Altium P2_OBC-ADCS.PrjPcb


Autores: Duvan Camilo Ramírez Caro · Daniela Escobar Velandia


Fecha: 2026-10-26 · Revisión: v1.0-esquematico


Contenido


Hoja 2/10 P2_TOP.SchDoc – Hoja principal: bloques e interconexiones (multicanal Repeat(MTQ,1,3) y Repeat(PANEL,1,4))
Hoja 3/10 PWR_IN.SchDoc – Entrada de potencia: J2 (H2 del PC/104), desacoplo de rieles y puntos de prueba
Hoja 4/10 MCU_CORE.SchDoc – MCU STM32H743IIT6 (U1A, U1B, U1C), cristal HSE, SWD (J9), desacoplo, VDDA/VREF+
Hoja 5/10 MEMORY.SchDoc – SDRAM IS42S16160L (FMC), eMMC IS21EF04GP (SDMMC1) y NOR W25Q128JV (QUADSPI)
Hoja 6/10 CAM_IF.SchDoc – Interfaz de cámara: J3 FFC de 40 pines a la P4, pull-ups I2C3
Hoja 7/10 ADCS_SENS.SchDoc – Sensores: IMU ISM330DHCX (SPI1), magnetómetro LIS2MDL y RTC RV-3032 (I2C2)
Hoja 8/10 BUS_IF.SchDoc – Bus del satélite J1 (H1 del PC/104), ruedas de reacción J8, pull-ups y puntos de prueba
Hoja 9/10 MTQ_CH.SchDoc – Canal de magnetorquer (×3): DRV8837 + INA180A2 + shunt 0,47 Ω
Hoja 10/10 PANEL_CH.SchDoc – Canal de panel (×4): conector JST GH, filtros RC de sensores solares, bobina


Nota: las hojas de este documento son capturas de pantalla del editor de Altium Designer (2026-10-26), no la exportación Smart PDF.
Los canales repetidos (MTQ1–MTQ3, PANEL1–PANEL4) se muestran con su hoja única; la versión exportada se reemplazará en la siguiente revisión.



MEMORY
MEMORY.SchDoc
SDRAM_SDNCAS
SDRAM_SDNWE
SDRAM_SDNRAS
SDRAM_SDNE0
SDRAM_SDCLK
SDRAM_SDCKE0
SDRAM_NBL1
SDRAM_NBL0
SDRAM_D15
SDRAM_D14
SDRAM_D13
SDRAM_D12
SDRAM_D11
SDRAM_D10
SDRAM_D9
SDRAM_D8
SDRAM_D7
SDRAM_D6
SDRAM_D5
SDRAM_D4
SDRAM_D3
SDRAM_D2
SDRAM_D1
SDRAM_D0
SDRAM_BA1
SDRAM_BA0
SDRAM_A12
SDRAM_A11
SDRAM_A10
SDRAM_A9
SDRAM_A8
SDRAM_A7
SDRAM_A6
SDRAM_A5
SDRAM_A4
SDRAM_A3
SDRAM_A2
SDRAM_A1
SDRAM_A0
QSPI_NCS
QSPI_IO3
QSPI_IO2
QSPI_IO1
QSPI_IO0
QSPI_CLK
EMMC_RST_N
EMMC_D3
EMMC_D2
EMMC_D1
EMMC_D0
EMMC_CMD
EMMC_CK
MCU_CORE
MCU_CORE.SchDoc
CAM_NTC
CAM_RST_N
CAM_STBY
CAM_TRIG
CAM_XCLK
DCMI_D0
DCMI_D1
DCMI_D2
DCMI_D3
DCMI_D4
DCMI_D5
DCMI_D6
DCMI_D7
DCMI_D8
DCMI_D9
DCMI_D10
DCMI_D11
DCMI_HSYNC
DCMI_PIXCLK
DCMI_VSYNC
EMMC_CK
EMMC_CMD
EMMC_D0
EMMC_D1
EMMC_D2
EMMC_D3
EMMC_RST_N
I2C1_SCL
I2C1_SDA
I2C2_SCL
I2C2_SDA
I2C3_SCL
I2C3_SDA
IMU_CS_N
IMU_INT1
IMU_INT2
IMU_MISO
IMU_MOSI
IMU_SCK
MAG_DRDY
MTQ_INA1
MTQ_INA2
MTQ_INA3
MTQ_INB1
MTQ_INB2
MTQ_INB3
MTQ_ISNS1
MTQ_ISNS2
MTQ_ISNS3
MTQ_nSLEEP
OBC_HB
QSPI_CLK
QSPI_IO0
QSPI_IO1
QSPI_IO2
QSPI_IO3
QSPI_NCS
RTC_CLKOUT
RTC_INT
RW1_RXD
SUND3
UHF_TXD
UMB_RXD
UMB_TXD
S_MISO
UHF_RXD
SUNA1
SUNB1
SUNA3
SUNB3
SDRAM_D2
SDRAM_D3
RW1_TXD
SDRAM_D13
SDRAM_D14
SDRAM_D15
SDRAM_D0
SDRAM_D1
SDRAM_NBL1
SDRAM_D4
SDRAM_D5
SDRAM_D6
SDRAM_D7
SDRAM_D8
SDRAM_D9
SDRAM_D10
SDRAM_D11
SDRAM_D12
SDRAM_A0
SDRAM_A1
SDRAM_A2
SDRAM_A3
SDRAM_A4
SDRAM_A5
SUNA4
SUNB4
SUNC4
SUND4
SDRAM_SDNRAS
SDRAM_A6
SDRAM_A7
SDRAM_A8
SDRAM_A9
S_SCK
S_MOSI
S_EN
RW3_RXD
SDRAM_A10
SDRAM_A11
SDRAM_A12
SDRAM_BA0
SDRAM_BA1
SDRAM_SDCLK
RW2_RXD
S_STATUS
RW2_TXD
SDRAM_SDNCAS
SDRAM_SDCKE0
SDRAM_SDNE0
SDRAM_SDNWE
UHF_EN
UHF_RST_N
S_CS_N
SUNC3
SWCLK
SWDIO
RW3_TXD
SUNC1
SDRAM_NBL0
SUND1
SUNA2
SUNC2
NRST
SUND2
CAM_IF
CAM_IF.SchDoc
DCMI_D0
DCMI_D1
DCMI_D2
DCMI_D3
DCMI_D4
DCMI_D5
DCMI_D6
DCMI_D7
DCMI_D8
DCMI_D9
DCMI_D10
DCMI_D11
DCMI_PIXCLK
DCMI_HSYNC
DCMI_VSYNC
CAM_XCLK
I2C3_SCL
I2C3_SDA
CAM_RST_N
CAM_STBY
CAM_TRIG
CAM_NTC
I2C3_SDA
I2C3_SCL
CAM_RST_N
Repeat(MTQ,1,3)
MTQ_CH.SchDoc
Repeat(COIL_A)
Repeat(COIL_B)
Repeat(ISNS)
Repeat(IN1)
Repeat(IN2)
nSLEEP
Repeat(PANEL,1,4)
PANEL_CH.SchDoc
Repeat(COIL_B)
Repeat(COIL_A)
Repeat(SUN_A)
Repeat(SUN_B)
Repeat(SUN_C)
Repeat(SUN_D)
BUS_IF
BUS_IF.SchDoc
RW3_RXD
RW3_TXD
I2C1_SCL
I2C1_SDA
OBC_HB
NRST
UHF_TXD
UHF_RXD
UHF_EN
UHF_RST_N
S_SCK
S_MOSI
S_MISO
S_CS
S_EN
S_STATUS
SWDIO
SWCLK
NRST
UMB_TXD
UMB_RXD
RW1_TXD
RW1_RXD
RW2_TXD
RW2_RXD
I2C1_SCL
I2C1_SCL
UHF_EN
S_EN
OBC_HB
I2C1_SCL
I2C1_SDA
UMB_TXD
UMB_RXD
NRST
ADCS_SENS
ADCS_SENS.SchDoc
IMU_SCK
IMU_MOSI
IMU_MISO
IMU_CS_N
I2C2_SCL
I2C2_SDA
RTC_INT
RTC_CLKOUT
MAG_DRDY
IMU_INT1
IMU_INT2
PWR_IN
PWR_IN.SchDoc
Title
Size
A4
Number
Revision
Date:
10/26/2026
Sheet of
File:
C:\Users\...\P2_TOP.SchDoc
Drawn By:



J2
ESQ-126-39-G-D
GND
5V_SW_ADCS
3V3_SW_CAM
3V3_SW_OBC
C12
10µF
C13
10µF
C14
10µF
TP1
TP2
TP3
TP4
TP5
Title
Size
A4
Number
Revision
Date:
10/26/2026
Sheet of
File:
C:\Users\..\PWR_IN.SchDoc
Drawn By:



U1B
STM32H743IIT6
U1C
STM32H743IIT6
U1A
STM32H743IIT6
J9
FTSH-105-01-L-DV-K
Y1
ECS-250-8-33-JGN-TR
C15 100nF
C16 100nF
C18 100nF
C19 100nF
C20 100nF
C21 100nF
C22 100nF
C23 100nF
C24 100nF
C25 100nF
C26 100nF
C27 100nF
C28 100nF
C29 4.7µF
C30 100nF
C31 2.2µF
C32 2.2µF
C33 1µF
C35 1µF
C36 100nF
C37 100nF
C38 6.8pF
C39 6.8pF
R8 47
R9 10k
R10 100k
FB1
Title
Size A4
Number
Revision
Date: 10/26/2026
File: C:\Users\..\MCU_CORE.SchDoc
Sheet of
Drawn By:



U2
IS42S16160L-6TLI
U3
IS21EF04GP-JCLI
U4
W25Q128JVSIQ
P2_TOP[1D], MCU_CORE[2A]
Title
Size
A4
Number
Revision
Date: 10/26/2026
Sheet of
File: C:\Users\..\MEMORY.SchDoc
Drawn By:


R11
4.7k
R12
4.7k
R13
100k
P2_TOP[3B], MCU_CORE[3C]
P2_TOP[3B], MCU_CORE[4B]
J3
FH12-40S-0.5SH(55)
Title
Size
A4
Number
Revision
Date:
10/26/2026
Sheet of
File:
C:\Users\...\CAM_IF.SchDoc
Drawn By:


U5
VDD
VDDIO
SCx
SDx
OCS Aux
SDO Aux
SCL
SDA
SDO/SA0
CS
INT1
INT2
GND
GND
ISM330DHCXTR
P2_TOP[4D], MCU_CORE[2B]
P2_TOP[4D], MCU_CORE[3A]
P2_TOP[4C], MCU_CORE[4A]
P2_TOP[4C], MCU_CORE[2B]
P2_TOP[4C], MCU_CORE[1B]
P2_TOP[4C], MCU_CORE[3C]
U7
SCL
SDA
INT
CLKOUT
EVI
VSS
VBACKUP
VDD
RV-3032-C7
P2_TOP[4C], MCU_CORE[1B]
P2_TOP[4C], MCU_CORE[1B]
P2_TOP[4C], MCU_CORE[4A]
P2_TOP[4C], MCU_CORE[2A]
U6
VDD
VDD IO
C1
CS
SCL/SPC
INT/DRDY/SDO
SDA/SDI/SDO
NC
NC
NC
GND
GND
LIS2MDLTR
P2_TOP[4C], MCU_CORE[4A]
P2_TOP[4C], MCU_CORE[1B]
P2_TOP[4C], MCU_CORE[1B]
R14
10k
C40
100nF
C41
100nF
C42
100nF
C43
100nF
C44
220nF
C45
100nF
R15
2.2k
R16
2.2k
R17
10k
P2_TOP[4C], MCU_CORE[3C]
P2_TOP[4C], MCU_CORE[4A]
Title
Size
A4
Number
Revision
Date:
10/26/2026
Sheet of


J1
ESQ-126-39-G-D
S_MOSI P2_TOP[4A], MCU_CORE[3C]
S_MISO P2_TOP[4B], MCU_CORE[1B]
S_CS P2_TOP[4B]
S_EN P2_TOP[4B], MCU_CORE[3C]
S_STATUS P2_TOP[4B], MCU_CORE[4A]
GND
SWDIO P2_TOP[4B], MCU_CORE[1A], MCU_CORE[2C]
SWCLK P2_TOP[4B], MCU_CORE[1A], MCU_CORE[2C]
NRST P2_TOP[4A], MCU_CORE[1C], MCU_CORE[2D]
UMB_TXD P2_TOP[4B], MCU_CORE[1B]
UMB_RXD P2_TOP[4B], MCU_CORE[1B]
S_SCK P2_TOP[4A], MCU_CORE[3C]
UHF_RST_N P2_TOP[4A], MCU_CORE[4B]
UHF_EN P2_TOP[4A], MCU_CORE[4B]
UHF_RXD P2_TOP[4A], MCU_CORE[1B]
UHF_TXD P2_TOP[4A], MCU_CORE[1B]
OBC_HB P2_TOP[4A], MCU_CORE[4A]
I2C1_SDA P2_TOP[4A], MCU_CORE[1B]
I2C1_SCL P2_TOP[4A], MCU_CORE[1B]
3V3_SW_OBC
R18 4.7k
R19 4.7k
R20 100k
R21 100k
GND
TP6
TP7
TP8
TP9
TP10
TP11
J8
SM08B-GHS-TB(LF)(SN)
P2_TOP[4B], MCU_CORE[2B] RW1_TXD
P2_TOP[4B], MCU_CORE[2B] RW1_RXD
P2_TOP[4B], MCU_CORE[4A] RW2_TXD
P2_TOP[4B], MCU_CORE[4A] RW2_RXD
5V_SW_ADCS
RW3_RXD P2_TOP[4A], MCU_CORE[3C]
RW3_TXD P2_TOP[4A], MCU_CORE[1A]
Title
Size A4
Number
Revision
Date: 10/26/2026
Sheet of
File: C:\Users\...\BUS_IF.SchDoc
Drawn By:


1
2
3
4
A
B
C
D
U8
VCC
VM
IN1
IN2
SLEEP
OUT1
OUT2
GND
Thermal Pad
DRV8837DSGR
P2_TOP[3C]
U11
INA180A2IDBVR
R22
0.47
C46
100nF
C47
100nF
C48
100nF
GND
Title
Size
A4
Number
Revision
Date:
10/26/2026
Sheet of



Title		
Size: A4	Number	Revision
Date: 10/26/2026		Sheet of
File: C:\Users\..\PANEL_CH.SchDoc		Drawn By:

B. Asignación de pines de los conectores

J1 (H1, señales)

1	I2C1_SCL	14	S_MOSI
2	GND	15	S_MISO
3	I2C1_SDA	16	S_CS_N
4	GND	17	S_EN
5	OBC_HB	18	S_STATUS
6	OBC_RST_N	19	GND
7	UHF_TXD	20	GND
8	UHF_RXD	21	UMB_SWDIO
9	UHF_EN	22	UMB_SWCLK
10	UHF_RST_N	23	UMB_NRST
11	GND	24	UMB_TXD
12	GND	25	UMB_RXD
13	S_SCK	26	GND

J2 (H2, potencia)

1	3V3_SW_OBC	10	GND
2	3V3_SW_OBC	11	5V_SW_ADCS
3	3V3_SW_OBC	12	5V_SW_ADCS
4	GND	13	GND
5	GND	14	GND
6	GND	15	VBAT
7	3V3_SW_CAM	16	VBAT
8	3V3_SW_CAM	17	GND
9	GND		

J3 (FFC a P4)

1	GND	21	GND
2	DCMI_D0	22	DCMI_HSYNC
3	DCMI_D1	23	DCMI_VSYNC
4	GND	24	GND
5	DCMI_D2	25	CAM_XCLK
6	DCMI_D3	26	GND
7	GND	27	I2C3_SCL
8	DCMI_D4	28	I2C3_SDA
9	DCMI_D5	29	CAM_RST_N
10	GND	30	CAM_STBY
11	DCMI_D6	31	CAM_TRIG
12	DCMI_D7	32	GND
13	GND	33	3V3_SW_CAM
14	DCMI_D8	34	3V3_SW_CAM
15	DCMI_D9	35	3V3_SW_CAM
16	GND	36	GND
17	DCMI_D10	37	GND
18	DCMI_D11	38	CAM_NTC
19	GND	39	GND
20	DCMI_PIXCLK	40	GND

J4–J7 (paneles; X en J4, Y en J5, Z en J6; J7 pines 6–7 NC)

1	SUNn_A	5	GND (retorno fotodiodos)
2	SUNn_B	6	MTQn_A
3	SUNn_C	7	MTQn_B
4	SUNn_D	8	GND

J8 (ruedas)


1	RW1_TXD	5	RW3_TXD
2	RW1_RXD	6	RW3_RXD
3	RW2_TXD	7	5V_SW_ADCS
4	RW2_RXD	8	GND

J9 (SWD)

1	VTREF (3V3)	6	SWO
2	SWDIO	7	NC (llave)
3	GND	8	NC
4	SWCLK	9	GND
5	GND	10	NRST

Cómo funcionan los pines de J1 (H1) y J2 (H2) en el apilado

Vista lateral. Cada línea vertical es UN pin del conector: es el mismo hilo en todas las tarjetas apiladas (el ESQ-126 lo deja pasar de una tarjeta a la siguiente).



Orden del apilado e interfaces IF03–IF07 tomados de la Práctica 3. VBAT en P3: inhibidor FET en VBAT de la radio (IF05). P2 es la tarjeta más baja del bus; P4 se une solo por el FFC J3.

Los 52 pines de J1 y J2 en la P2: qué se conecta y qué no

Vista de los conectores 2 × 26 (impares a la izquierda, pares a la derecha). Así quedan en el símbolo y en el esquemático de Altium.

J1 · H1 (señales)

1	I2C1_SCL	2	GND
3	I2C1_SDA	4	GND
5	OBC_HB	6	OBC_RST_N
7	UHF_TXD	8	UHF_RXD
9	UHF_EN	10	UHF_RST_N
11	GND	12	GND
13	S_SCK	14	S_MOSI
15	S_MISO	16	S_CS_N
17	S_EN	18	S_STATUS
19	GND	20	GND
21	UMB_SWDIO	22	UMB_SWCLK
23	UMB_NRST	24	UMB_TXD
25	UMB_RXD	26	GND
27	H1_27	28	H1_28
29	H1_29	30	H1_30
31	H1_31	32	H1_32
33	H1_33	34	H1_34
35	H1_35	36	H1_36
37	H1_37	38	H1_38
39	H1_39	40	H1_40
41	H1_41	42	H1_42
43	H1_43	44	H1_44
45	H1_45	46	H1_46
47	H1_47	48	H1_48
49	H1_49	50	H1_50
51	H1_51	52	H1_52

J2 · H2 (potencia)

1	3V3_SW_OBC	2	3V3_SW_OBC
3	3V3_SW_OBC	4	GND
5	GND	6	GND
7	3V3_SW_CAM	8	3V3_SW_CAM
9	GND	10	GND
11	5V_SW_ADCS	12	5V_SW_ADCS
13	GND	14	GND
15	VBAT (solo paso)	16	VBAT (solo paso)
17	GND	18	H2_18
19	H2_19	20	H2_20
21	H2_21	22	H2_22
23	H2_23	24	H2_24
25	H2_25	26	H2_26
27	H2_27	28	H2_28
29	H2_29	30	H2_30
31	H2_31	32	H2_32
33	H2_33	34	H2_34
35	H2_35	36	H2_36
37	H2_37	38	H2_38
39	H2_39	40	H2_40
41	H2_41	42	H2_42
43	H2_43	44	H2_44
45	H2_45	46	H2_46
47	H2_47	48	H2_48
49	H2_49	50	H2_50
51	H2_51	52	H2_52

Qué hacer en Altium

Verde – la P2 usa el pin

Símbolo: nombre de la red. Esquemático: se conecta a su circuito (Port o Net Label con el nombre del Anexo C). PCB: lleva pista.

Naranja – es de otra tarjeta

VBAT llega de la P1 para la P3. Esquemático: Net Label VBAT + No ERC, sin conectar a nada más. PCB: pad sin pista.

Gris – sin asignar (TBD-01)


Símbolo: nombre H1_n o H2_n, tipo Passive (no NC). Esquemático: Net Label H1_n + No ERC. PCB: pad sin pista. Cuando el equipo asigne la señal, solo se renombra la Net Label.

Por qué el conector tiene 52 pines

- El bus PC/104 es 2 × 26 en todas las tarjetas: si la P2 tuviera menos pines no encajaría con la P3.
- Cada pin es un hilo común a P1, P3 y P2: lo que la P2 no use lo pueden usar las otras dos.
- Por eso un pin que la P2 no usa NO se conecta a nada en la P2: si lo hiciera, cargaría o pondría en corto la señal de otra tarjeta.
- Usados por la P2: 26 de H1 y 15 de H2 (más VBAT en 15–16, que solo pasa). Libres: 26 de H1 y 35 de H2.

Pinout de la P2 según el Anexo C del informe (hoja Conectores). Los pines sin asignar dependen del acuerdo entre las parejas de P1, P3 y P4 (TBD-01 de la Práctica 3).

Cómo es físicamente un pin pasante (corte de un contacto del ESQ-126)



El contacto dorado es una sola pieza de metal: entra por arriba (zócalo), atraviesa la tarjeta y sale por abajo (espiga). Al apilar, la espiga de una tarjeta entra en el zócalo de la otra.

Por eso el pin 30 de la P1, el de la P3 y el de la P2 quedan unidos eléctricamente aunque ninguna de ellas lo use.

Cuerpo 11,05 mm; espiga 12,2 mm (plano Samtec ESQ Rev CM, hoja 2, Tabla 1).